300mm GaNのコスト優位はウェハ面積より既存工場を使い切れるかで決まる
Infineonの300mm GaN量産計画から、チップ数、装置共用、歩留まり、認定、需要充足がコストパリティへ至る条件を分析する。
ALL STORIES
記事一覧
一次情報から確認できる事実と分析を分離して記述しています。
110件110件の記事
300mmシリコンフォトニクス量産で残る制約はウェハではなく光テストと実装だ
STMicroelectronicsのPIC100高量産化から、ウェハ能力、光結合、TSV、ファイバー実装、テスト時間が供給能力を決める構造を分析する。
800V直流化でAIラックの電源半導体は増えるのか――変換段数削減が責任分界を変える
メガワット級ラックを想定した800VDC構想から、銅使用量、変換段、保護、保守、パワー半導体の価値移動を読み解く。
Arm CSAはチップレット標準を配線からシステム分割へ広げる
Chiplet System ArchitectureとFoundation Chiplet System Architectureから、再利用可能なダイを製品へ統合する際のファームウェア、管理、テスト責任を整理する。
CaliptraはRoot of Trustを共通化しても製品の信頼性までは共通化しない
オープンな仕様、RTL、ROM、ファームウェアをSoCへ統合するCaliptraから、測定、鍵管理、更新、製造プロビジョニングの責任境界を分析する。
CXL 4.0の128 GT/sで難しくなるのは帯域ではなく障害分離だ
Bundled Portsと強化されたメモリRASから、メモリ拡張の価値がリンク速度からトポロジー運用へ移る条件を分析する。
CUDIMMはDDR5を速くする代わりに互換性の責任をモジュールへ移す
クロックドライバを搭載するCUDIMMとCSODIMMから、信号品質、電力、熱、BIOS、部品供給が一体化する条件を分析する。
先端パッケージ向けデジタル露光はマスク代より補正時間が勝負になる
Nikonの次世代デジタル露光装置計画から、1.5µm解像度、パネル処理、設計変更、歪み補正、スループットの経済性を分析する。
EDA売上12.7%増は設計生産性の改善を意味しない
2026年第1四半期の電子設計市場とエージェント型AIの議論から、ツール支出を完成設計へ変える条件を整理する。
1.6Tb Ethernetは速度規格より試験ベクトルの共通化が難しい
IEEE P802.3djの公開資料から、200Gレーン、FEC、光・電気媒体、テストベクトル、相互運用が次世代Ethernetの量産速度を決める理由を整理する。
Chips Act 2.0は工場誘致策から供給網運用へ移れるか
欧州委員会の2026年提案を基に、先端製造、主流品、設計、危機対応を一つの政策へ束ねる際の評価軸を整理する。
曲がる電子回路は作れても比較できなければ量産できない――FHE信頼性標準の意味
SEMI FH5の公表を手掛かりに、柔軟・コンフォーマル電子機器を試作品から認定可能な製品へ移すための共通評価軸を整理する。
GaN MicroLED工場はエピウェハ枚数より転写後の画素歩留まりで評価すべきだ
インドで承認されたGaN Mini/MicroLED一貫施設から、エピ、チップ形成、転写、検査、修復、バックプレーン、モジュールの歩留まり連鎖を分析する。
Semicon 2.0の成否は承認額ではなく設計から量産へ移る比率で決まる
インド政府の1兆2750億ルピー規模の長期支援から、設計IP、装置・材料、ファブ、OSAT、研究、人材を実効供給能力へ変える評価軸を整理する。
インクジェット平坦化はCMPを減らす代わりに形状計測を前工程化する
CanonのAdaptive Planarization Technologyから、必要箇所へ材料を配置する工程が膜厚制御、計測、欠陥、スループットへ与える影響を分析する。
半導体人材300組織を束ねても採用難は解けない――訓練インフラの実効性を測る
米国のNational Network for Microelectronics Educationを例に、教育参加者数と量産現場で使える技能供給の差を分解する。
ナノインプリントの低コスト性はテンプレート欠陥を管理できて初めて成立する
Canon FPA-1200NZ2Cの量産展開から、マスクレスに見える転写方式のテンプレート、重ね合わせ、粒子、検査、寿命コストを分析する。
NVMe Computational Programsは計算をSSDへ移すより信頼境界を移す
ホストがプログラムを発見・投入・実行できる仕様から、近傍計算の性能利点とセキュリティ、資源管理、再現性の条件を分析する。
NVMe 2.3はSSDの性能競争を電力と障害復旧の運用競争へ変える
Rapid Path Failure Recoveryや電力制御機能から、AI・クラウド用ストレージの評価軸がピークIOPSだけでは足りなくなる理由を整理する。
PCIe 8.0の256 GT/sは配線速度より検証範囲を増やす
Draft 0.5で示された256 GT/sと新コネクターを手掛かりに、次世代PCI Expressの量産条件をチャネル、FEC、測定、相互運用から整理する。
耐量子暗号の半導体コストは演算器よりアルゴリズム切替能力にある
NISTのFIPS 203、204、205を基に、鍵・署名サイズ、メモリ、遅延、電力、更新寿命がセキュア半導体設計へ与える影響を整理する。
準モノリシック実装は配線密度を上げるほどポケット加工の歩留まりに依存する
Fraunhofer APECSのQuasi-Monolithic Integrationから、シリコンポケット、チップレット配置、平坦化、既知良品、再加工の量産条件を分析する。
RISC-V Server SoC仕様はISA互換をサーバー互換へ拡張する
Server SoC Specification 1.0から、UEFI、ACPI、管理、RASを含むプラットフォーム契約がソフトウェア移植性を左右する理由を分析する。
材料市場732億ドルの最高値はウェハ枚数だけでは説明できない
2025年の半導体材料市場を、前工程と後工程、工程数、材料使用強度、認定ロックインの観点から分解する。
SiC半導体遮断器は損失部品ではなく停止時間を売る
InfineonとSiemensのSENTRON 3QD2向け協業から、マイクロ秒遮断、常時導通損失、診断、DC配電、保守を含む経済性を分析する。
8量子ビットを300mmで作れても量産可能とは限らない
imecとDiraqのシリコンMOSスピン量子ビット実証から、CMOS互換製造を量子プロセッサの再現性へつなぐ条件を考える。
シリコンウェハ出荷13%増でも収益回復とは限らない
出荷面積と売上が逆方向へ動いた2025年実績と2026年初の回復から、ウェハ市場を数量だけで読めない理由を整理する。
A14の価値はノード名ではなくNanoFlex Proの選択肢で決まる
TSMCのA14とNanoFlex Proを手掛かりに、標準セル、性能、電力、密度、設計移行のトレードオフをDTCOの観点から分析する。
UALink 2.0が開いたのは帯域だけではない――マルチベンダー化は管理と検証で決まる
Common、物理層、管理、チップレットを分離した仕様群を手掛かりに、オープンなAIスケールアップ接続を実運用へ移す条件を整理する。
ウェアラブルを医療機器にする壁はセンサー性能ではなく統合と検証にある
消費者向け計測を臨床判断へ移す際に、信号品質、実装、ソフトウェア、規制、運用が同時に制約となる理由を整理する。
2D材料トランジスタは「動いた」から「工場で揃う」へ進めるか
原子層チャネルの研究成果を量産候補へ変えるのは、最高性能ではなく300mm装置での均一性、接触抵抗、汚染管理、回路設計の再現性である。
3D Stacked FETは密度を増やすが工程自由度を減らす
n型とp型トランジスタを上下に積む次世代構造は面積を縮める一方、結晶成長、絶縁、コンタクト、ばらつき、設計・検査を強く結合させる。
裏面電源は配線層の変更ではない――BSPDNが要求する設計製造協調
imecとArmのDTCO評価を基に、裏面電源供給が面積・周波数を改善する条件と、埋め込み電源レール、薄化、nTSV、設計フローの連鎖を整理する。
半導体工場の増産は新棟より既存クリーンルームが速いとは限らない
Intelのアイルランド追加投資を題材に、既存建屋を使うブラウンフィールド増強の利点と、改造、停止、装置配置、認定の制約を考える。
先端ノードの競争軸は新番号より「互換派生」へ移る
TSMC A13とIntel 18A-Pは、基準ノードの設計資産を再利用しながら面積、性能、電力、熱を改善する。移行コストを抑える派生ノードの意味を読む。
持分を減らしても供給関係は切れない――TSMCとVISが示す支配の分解
TSMCによるVIS株式売却を題材に、資本、取締役、技術ライセンス、外注、能力予約を分けて半導体提携を読む。
III-V RFチップレットは性能競争より実装コストで普及が決まる
高周波性能に優れるIII-V材料を全面採用せず、必要な機能だけを小型チップレット化してSi-CMOSへ統合する経済性を検討する。
イメージセンサー合弁は製造委託ではなく技術境界の再設計である
ソニーとTSMCの非拘束MOUは、画素・積層・ロジック・量産運営をどこで分担するかという統治設計を含む。発表と確定投資を分けて読む。
露光装置を買っても製造拠点は自立しない――インド新工場が示すサービス層
Tata ElectronicsとASMLの提携から、装置搬入の後に必要な技能、部品、プロセス統合、研究基盤を分解する。
メモリ装置投資520億ドルはビット供給520億ドル分ではない
SEMIの300mmメモリ投資見通しを、技術移行、HBMのウェハー消費、立ち上げ、良品出力へ分解する。
MEMS・センサー投資の反発は汎用ファブの回復とは違う
設備投資が再加速しても、MEMSとセンサーは工程、顧客認証、パッケージが製品ごとに異なる。能力増強と買収の意味を、転用可能性から読む。
MRDIMMの帯域競争はDRAMセルよりモジュール内ロジックが制約する
JEDECの新しいデータバッファ規格と次世代MRDIMMロードマップから、サーバーメモリの性能が信号整合性、タイミング制御、モジュール認定へ移る構造を読む。
マルチフィジックスEDAの価値は解析機能よりモデル受け渡しを消せるかで決まる
SynopsysとAnsysの統合機能を題材に、先端パッケージ設計で電気、熱、機械、材料の解析を結ぶ際の本当の生産性制約を整理する。
先端半導体の政策資産は工場ではなく「試せる回数」である
欧州NanoICのクリーンルームと公開PDKを手掛かりに、共同パイロットラインがスタートアップ、大学、装置・材料企業の試作速度をどう変えるかを考える。
後工程工場が820拠点あっても相互代替できるとは限らない
SEMIとTechSearch Internationalの2026年版データベースを手掛かりに、拠点数、技術能力、材料、認証、顧客移管の違いを分解する。
RISC-Vの自由度を市場へ変えるのはRVA23という制約である
拡張可能なISAが商用ソフトウェア基盤になるには、実装差を残しながらバイナリが依存できる共通機能を固定しなければならない。RVA23の役割を整理する。
SiCの信頼性は「壊れない部品」ではなく共通試験条件から始まる
JEDECの短絡評価とストレス手順の指針を手掛かりに、SiCパワー半導体の比較可能性、保護設計、ミッションプロファイルの責任分界を考える。
UCIe 3.0の本質は64 GT/sではなくチップレット制御面の標準化にある
帯域倍増の見出しに隠れた、初期化、優先通知、緊急停止、再校正、長距離サイドバンドの意味を読み解く。
UWBの普及制約は測距精度から無線共存へ移る
IEEE 802.15.4abで導入予定の狭帯域支援は、探索・同期を狭帯域、精密測距をUWBへ分担する。距離、消費電力、Wi-Fi耐性の設計論を整理する。
X線CMOSは検査装置を「画像」からエネルギー計測へ変える
高速・低ノイズの直接変換積分型センサーが、半導体や電池のX線検査で総エネルギーと光子エネルギーを同時に扱う意味を考える。
量子コンピューターの制約は量子ビット数ではない――Cryo-CMOSが配線と熱を減らす
室温装置から量子ビットごとに同軸線を引く構成は、配線空間と熱流入で拡張できない。低温側へ制御回路を移すCryo-CMOSの経済性を読む。
FD-SOIは古いノードではない――ボディバイアスがエッジAIの余白を作る
先端FinFETより密度で劣っても、FD-SOIは製造後にしきい値を動かせる。負荷、温度、電池残量に応じて性能と漏れを調整できることが、エッジAIの経済価値になる。
ハイブリッドボンディングの歩留まりは接合装置だけで決まらない――パッド配置を設計変数にする
微細なCu-Cu接合では、粒子、位置ずれ、表面粗さ、銅リセスが一つの不良へ収束する。冗長パッドとレイアウト設計を含めて歩留まりを作る必要がある。
LPDDR6の本質は速度ではない――細分化されたチャネルがエッジAIを変える
転送速度の上昇だけでは、端末AIの待ち時間と電力は改善しない。LPDDR6が増やす独立サブチャネルと動的電圧制御を、メモリスケジューリングの変化として読む。
PCIe 7.0で帯域は増えるが、届く距離は短くなる――リタイマーと配線電力の経済学
128GT/sのリンクを実装するには、規格対応IPだけでは足りない。基板損失、コネクター、ケーブル、リタイマー、FECが、サーバー配置と電力予算を決める。
RF GaNは電力GaNとは別産業である――6Gと防衛を支えるファウンドリーの条件
同じ窒化ガリウムでも、電源スイッチと高周波増幅器では評価軸が異なる。RF GaNでは出力だけでなく、線形性、熱、モデル精度、実装、長期信頼性が設計資産になる。
銅配線の次はルテニウムか――抵抗率より工程統合が勝敗を決める
微細配線で銅の抵抗が増えると、バリア層の薄いルテニウムが有力になる。だが材料の理論値だけでは、成膜、結晶相、エッチング、CMP、信頼性を量産へ変えられない。
半導体ファブのサイバー防御はパッチ適用だけではない――止められない装置をどう守るか
露光、成膜、検査装置はネットワーク化されたOT資産である。だが製造を止めずに更新する難しさから、一般ITと同じ防御手順は使えない。
SPHBM4はHBMを安くするのか――インターポーザーをPHYへ置き換える設計
広い並列配線を狭い高速リンクへ置き換えれば、シリコンインターポーザーへの依存は下げられる。だがコストは消えず、ベースダイ、信号補償、誤り訂正、消費電力へ移る。
UFS 5.0はスマホSSDではない――インラインハッシュが端末AIのデータ経路を変える
10GB/s級の転送速度だけを見れば、UFSはPC向けSSDへ近づく。だが端末AIで重要なのは、モデルと個人データを検証しながら低電力で読み出す経路をSoCと統合できるかである。
300mmアナログ工場の経済性――大口径化は供給力より稼働率で決まる
アナログ・電源半導体でも300mm化が進む。ウェハー当たりのダイ数は増えるが、長寿命で多品種の市場では、能力を埋める製品移管、認証、需要分散が投資回収を左右する。
3D NANDの競争軸は層数から接合へ――CBAが変える原価と歩留まり
ワード線を増やすだけでは、I/O性能と電力効率は伸びにくい。メモリセルとCMOS回路を別ウェハーで最適化して接合するCBAは、NANDを積層数の競争から統合歩留まりの競争へ変える。
AI半導体の良品出荷はテスト時間で決まる――ATEが新しい設備制約になる
巨大ロジック、HBM、先端パッケージを組み合わせるAI半導体では、製造能力があっても検査を通せなければ出荷できない。テスト時間と品質保証の経済性を分解する。
車載ECU統合の本質――半導体点数が減っても価値は集中する
ゾーン制御と中央計算への移行で、小型ECUの数は減る。一方、演算、ネットワーク、安全、セキュリティ、電源を統合する高機能半導体の責任は重くなり、供給停止の影響範囲も広がる。
CAMM2はSO-DIMMを置き換えるか――メモリ規格の競争はコネクターへ移る
DDR5とLPDDR5Xの高速化で、CPUからメモリまでの配線とモジュール高さが設計制約になる。CAMM2は低背・広幅の接続で信号経路を短くするが、ソケット、基板、冷却、供給者互換性が普及を左右する。
CXL共有メモリの安全性は暗号化だけでは足りない――IDEとデバイス認証
CPUの外へメモリを分離し複数ホストで共有すると、盗聴だけでなく、偽装デバイス、改ざんファームウェア、誤設定、障害範囲が新しい攻撃面になる。
組込みMRAMはフラッシュを置き換えるか――特殊ノードで進む不揮発メモリ再編
MCUやIoT向けSoCでは、ロジック微細化に組込みフラッシュを追随させるコストが高まる。eMRAMは高速・耐久性を持つが、磁性材料の統合、ばらつき、書込み電流、設計IPが採用を決める。
EUVレジストの競争は感度だけではない――ドライプロセスが変える欠陥とスループット
High-NA EUVでは露光量を下げるだけでは量産性を高められない。膜形成、現像、環境安定性、パターン転写を一体で制御するドライレジストの経済性を読む。
EUVの次のボトルネックはマスク検査――露光装置だけでは解像度を買えない
EUV装置が高性能化しても、マスク欠陥、位相、反射率、ペリクル、計測が追いつかなければ量産は進まない。High-NA時代の供給能力を、露光台数ではなく良品マスクの認証速度から読む。
FeFETは組込みフラッシュの後継になれるか――低電圧とばらつきの取引
強誘電体をゲートへ組み込むFeFETは低電圧・高密度な不揮発メモリ候補だが、保持、耐久性、読出しマージン、製造ばらつきが用途を選ぶ。
GAA量産の難所は選択エッチング――ナノシートを壊さず解放する工程
GAAはトランジスタ構造の名称だけでは量産できない。犠牲SiGe層を均一に除去し、複数ナノシートの寸法と界面を守る選択エッチングの工程窓を考える。
ガラス基板は先端パッケージの次の主役か――配線密度より量産歩留まりを見る
大型化するAIパッケージでは、有機基板の反りや寸法安定性が設計余裕を削る。ガラスは解決策になり得るが、価値は材料特性ではなく、微細加工、接合、検査、供給網を量産で成立させられるかで決まる。
ハードウェア・エミュレーションはEDAツールではなく、テープアウト日程を買う設備である
巨大SoCではRTLシミュレーションだけで全システムを検証できない。エミュレーターはソフトウェアを早期に動かし、実ワークロードで不具合を見つけるが、モデル作成、容量、利用率、デバッグ運用が投資回収を決める。
MPWは試作費を下げるが、量産移行リスクは消さない
複数設計でマスクとウェハーを共有するMPWは先端ノードへの入口を広げる。一方、固定日程、面積制限、少数サンプル、パッケージ・テスト準備が量産判断を難しくする。
パネルレベルパッケージはウェハーを置き換えるか――面積効率と反りの経済学
円形ウェハーより大きな矩形パネルを使えば多数のパッケージを処理できる。しかし面積効率は、反り、ダイずれ、RDL重ね合わせ、装置標準化を解決して初めて原価へ変わる。
PFAS規制は半導体製造を止めるのか――代替可能性を工程別に読む
PFASはレジスト、界面制御、配管、装置部材など異なる役割で使われる。包括規制を一括して賛否で語るのではなく、用途、排出、代替性能、移行期間を工程単位で評価する必要がある。
半導体ヘリウムの供給安全保障は備蓄より回収率で決まる
ヘリウムは産地と精製・物流が集中し、代替しにくい用途を持つ。購入量の確保だけでなく、工場内で漏らさず回収・再精製する能力を供給戦略として考える。
シリコンウェハー国産化の条件――工場より長期契約が供給能力を作る
半導体工場を国内に建てても、原料となる300mmシリコンウェハーを海外へ依存すれば供給網は完結しない。新規能力は顧客契約、品質認証、価格規律、段階投資が揃って初めて稼働する。
SRAMが縮まない時代、キャッシュは3D化する――ロジック微細化との分離
最先端ノードへ移ってもSRAMセルが同じ比率で縮まらなければ、キャッシュがダイ面積を支配する。別層・別ダイへ置く設計の経済性と制約を読む。
ウェハースケールAIは巨大ダイではない――冗長性と配線が歩留まりを再定義する
ウェハー全面を一つの計算機として使う設計は、欠陥ゼロを求めるのではなく、欠陥を避けて動くネットワークと冗長資源を製品へ組み込む。
先端パッケージは後工程ではない――System Foundry競争の本体
チップレット、HBM、CoWoS。微細化だけではシステム性能を伸ばせない時代に、パッケージが設計・製造・供給能力を束ねる中核へ移った。
AI設備投資はスーパーサイクルか、需要の前倒しか
強い需要、長いリードタイム、巨額投資が同時に進むとき、成長と過剰投資は見分けにくい。設備投資の質を判定するための観測軸を整理する。
AI半導体の次の制約は電力網――性能競争が立地競争へ変わる
GPUを調達できても、電力接続と冷却がなければ計算能力は稼働しない。AIインフラの価値連鎖を、チップ性能から利用可能電力まで拡張して考える。
Arm CSSはカスタムCPUの差別化地点を『コア』から『システム』へ移す
検証済みCPUサブシステムを導入すれば設計期間は短くなる。しかし差別化が消えるのではない。電力管理、メモリ、I/O、アクセラレーター、パッケージ、ソフトウェアへ競争の重心が移る。
ASMLの設置済み装置群は、出荷台数に表れない半導体供給能力である
露光装置の新規出荷だけを見ても、実際のウェハー処理能力は読めない。稼働時間、スループット改善、フィールドアップグレード、部品供給、保守人員が既存工場の能力を継続的に変える。
背面電源は2nm時代の本当の分岐点になる
トランジスタ構造の名称より、電力と信号を分離する配線革新が性能を左右し始める。背面電源の利点と熱・製造リスクを整理する。
中国の成熟ノード増産は、世界価格をどう変えるか
28nm以上の能力増強は先端競争ほど注目されないが、自動車・産業・家電の利益構造を揺らす。過剰能力と供給安全保障の二面性を考える。
チップレット市場を開くのは接続規格より『壊れる前に分かる』テスト設計である
異なるダイを接続できても、組み立て後に不良が見つかれば高価な良品ダイまで失う。チップレットの経済性は、既知良品ダイ、標準テストアクセス、故障分離、再利用可能なテスト記述に左右される。
光I/Oはいつ必須になるのか――CPOの省電力と保守性の綱引き
電気配線の限界は明確でも、光をチップへ近づけるほど交換性と熱設計は難しくなる。CPOの普及条件を、帯域ではなく運用経済から考える。
GPU一強は終わるのか――カスタムAI半導体が変える調達の論理
ハイパースケーラーの自社チップはGPUを消すのではない。学習・推論・ネットワーク・ソフトウェアの境界を再設計し、汎用品と専用品の役割を分け直す。
CXL 4.0はメモリを部品から共有資源へ変えるか
サーバーごとに固定されてきたメモリを、ラック全体で配分する構想が現実味を増す。だが帯域の標準化だけでは、利用率は上がらない。
EDAとIPは半導体の見えない工場である
製造装置がなくてもチップは作れないが、設計を検証し、物理実装し、再利用IPを統合するソフトウェアが止まってもテープアウトは止まる。
輸出規制が作る二つの技術スタック――分断は製造装置だけで終わらない
規制はチップの出荷可否だけを変えるのではない。製品設計、検証、顧客管理、ソフトウェア、在庫、サービス網を分岐させ、企業の固定費構造を変える。
半導体設備投資は『能力』ではない。売れる良品へ変わるまでの時間差を読む
工場建設や装置搬入は供給能力の必要条件だが、十分条件ではない。プロセス認定、顧客設計、歩留まり、材料、保守、製品ミックスを通過して初めて、投資は市場へ供給できる良品出力になる。
ファブの競争力は水と電力で決まる――インフラを歩留まり変数として読む
工場の能力は装置台数だけでは測れない。超純水、送電容量、電力品質、排水、ガス、物流が、稼働率と増設速度を規定する。
GaNはAIデータセンターの電源をどこまで変えるか
800VDCへの移行でGaNへの期待が高まるが、電力経路の全段を置き換えるわけではない。電圧・周波数・熱・信頼性から適材適所を読む。
HBMはメモリを『市況品』から共同設計品へ変える
HBMの本質は高単価ではない。製品認証、積層、パッケージ、熱設計、供給契約が結びつき、メモリ企業の競争単位そのものを変えている。
HBM4のロジックベースダイは、メモリ企業をファウンドリー工程へ深く結び付ける
HBM4はインターフェース幅を2048ビットへ広げ、ベースダイの論理機能とプロセス選択を重要にする。競争はDRAMセルの性能だけでなく、ロジック、積層、パッケージ、アクセラレーター設計の同期へ移る。
High-NA EUVは技術必然ではなく、経済選択である
解像度が高い装置を導入すれば勝てるわけではない。露光回数、歩留まり、スループット、マスク、レジスト、設計ルールを合わせた総コストで判断する必要がある。
ハイブリッドボンディングの本当の壁は微細ピッチではなく、欠陥を掛け算しない量産系である
接続ピッチを縮めれば帯域密度と電力効率は改善する。しかし接合面の平坦度、清浄度、位置合わせ、既知良品ダイ、検査可能性が揃わなければ、積層するほど完成品歩留まりは悪化する。
日本の半導体政策は『工場誘致』から『顧客創出』へ進めるか
先端工場を建てるだけでは産業基盤は完成しない。設計顧客、EDA・IP、先端パッケージ、人材、量産学習をつなぐ政策へ移れるかが次の焦点になる。
液冷は設備の付属品ではない。AIサーバーの部品表と故障設計を作り替える
高密度ラックを冷やすための液冷は、冷却装置を追加するだけの変更ではない。GPU、電源、ネットワーク、配管、保守、建屋設備を一つの熱回路として設計し直す必要がある。
長期供給契約はメモリサイクルを消さない。リスクの置き場所を変える
Take-or-pay、価格フロア、顧客預託金。メモリ企業の長期契約は収益を安定させる一方、需給変動を別の形で顧客とサプライチェーンへ移す。
2nmと18Aを数字だけで比較してはいけない
ノード名称は物理寸法の共通規格ではない。PPA、密度、歩留まり、設計ルール、量産時期を同じ条件に揃えなければ、技術比較は成立しない。
PCIe 7.0で帯域は倍増するが、設計自由度はむしろ減る
128 GT/sという数字は性能向上を示す一方、基板損失、コネクタ、リタイマー、消費電力、冷却を一つのチャネル予算として扱う必要を強める。次世代I/Oの競争はPHY単体ではなく、到達距離を成立させる部品群へ移る。
RVA23が示すRISC-Vの次の競争は『自由度』ではなく互換性である
拡張可能なISAは多様な実装を生んだ。次の普及段階では、ソフトウェアが期待できる共通機能をどこまで固定し、実装差を残しながら互換市場を作れるかが問われる。
1.5兆ドル市場の中身――成長率より、構成比の断層を見る
半導体市場の急拡大は業界全体の均質な繁栄を意味しない。メモリとAIインフラへの集中が、売上・利益・設備投資の読み方をどう変えるのか。
SiCは不足から稼働率競争へ――技術優位だけでは勝てない
EV向けの構造成長は続いても、200mm化と供給増は価格と稼働率を圧迫する。SiC産業が素材不足の時代から製造経済の時代へ移る。
UCIe 3.0でチップレット市場は本当に開くのか
リンク規格が共通になっても、異なる企業のダイを自由に組み合わせられるとは限らない。オープンなチップレット市場に必要な条件を分解する。
Ultra Ethernetで消えるのは独自規格ではなく、運用の言い訳である
オープンなAIネットワーク規格は部品選択肢を増やす。しかし大規模学習の性能は、輻輳制御、経路設計、テレメトリー、障害復旧を一体運用できるかで決まり、仕様準拠だけでは均質化しない。