SRAMが縮まない時代、キャッシュは3D化する――ロジック微細化との分離

CPUやAIアクセラレーターでは、演算器を増やしてもデータを供給できなければ性能は伸びない。このためラストレベルキャッシュは拡大するが、SRAMセルの面積改善が鈍ると、キャッシュが最先端ロジックの高価な面積を大量に占有する。

キャッシュを別ダイへ分ければ、演算ダイを性能最適化ノード、キャッシュダイを密度・コスト最適化ノードで作れる。ロジック面積を解放しながら容量を増やせるため、全面を最先端ノードで作るより経済合理性が高まる可能性がある。

積層キャッシュは物理距離を短くし、オフチップDRAMへのアクセスを減らせる一方、演算ダイからの熱がメモリの保持特性と接合信頼性へ影響する。温度を下げるためクロックを制限すれば、名目容量が増えてもシステム性能は伸びない。

判断指標はビットセル面積だけでなく、キャッシュヒット率、接合帯域、熱制限下の周波数、良品積層率、テスト時間、ソフトウェア変更量である。SRAMの限界は単一の代替材料を生むより、用途別に異なるメモリ階層を増やす可能性が高い。