量子コンピューターの制約は量子ビット数ではない――Cryo-CMOSが配線と熱を減らす

現在の量子システムでは、室温の信号源と低温の量子ビットを多数の同軸線・制御線で接続する。配線は冷凍機の各温度段を貫き、空間、熱流入、コネクター、校正対象を増やすため、量子ビット数へ比例する構成は大規模化しにくい。[1][2]

問題は線の本数だけではない。長い経路は減衰、位相ずれ、反射、温度変化を生み、量子ゲートごとに補正が必要になる。制御系の複雑化は量子ビットの製造歩留まりとは別の拡張限界になる。[1][2]

2026年の実験では、Cryo-CMOSのサンプル・アンド・ホールド回路を0.5Kで動作させ、限られた入力線から複数の量子ドット電圧を順番に設定し、孤立二重量子ドットを安定制御できることが示された。[1]

多重化は一つの配線を複数ゲートで共有できるが、保持コンデンサーの漏れ、更新時の電荷注入、スイッチ雑音、再設定時間が量子状態へ影響する。配線削減と電圧安定性は交換条件になる。[1]

Cryo-CMOSを量子ビットの近くへ置けば信号経路は短くなるが、回路が発生する熱を低温段で排出しなければならない。室温では小さな電力でも、4K以下では冷凍能力が限られ、チャンネル数の増加が温度上昇へ直結する。[2]

光で共有波形を送り、低温CMOSで振幅・位相・タイミングだけを調整するハイブリッド構成は、高速波形生成を室温側へ残して低温電力を減らす案である。完全CMOS化と完全光制御の中間に、用途別の分業が生まれる。[2]

Cryo-CMOSの評価では、制御チャンネル数、チャンネル当たり電力、配線削減数、電圧保持時間、位相雑音、更新速度、量子ゲート忠実度、低温モデルの再現性を同時に見る必要がある。単純な集積度は熱と雑音を隠す。[1][2]

量子コンピューターの産業化は、量子ビットを同じウェハーへ多く作るだけでは進まない。古典制御回路、低温パッケージ、光・電気配線、冷凍機を一つの熱予算で共同設計し、校正可能な製造システムへ変えることが必要である。[1][2]