ハードウェア・エミュレーションはEDAツールではなく、テープアウト日程を買う設備である

先端SoCでは、CPU、アクセラレーター、メモリ、NoC、セキュリティ、I/O、電源管理が複雑に相互作用する。ブロック単位の形式検証やシミュレーションが通っても、実ソフトウェアを動かしたときに起動順序、割込み、競合、性能問題が現れる。

テープアウト後の不具合は、マスク再作成だけでなく、製品日程、顧客認証、ソフトウェア開発を遅らせる。検証費を削って設計完了を早めても、シリコン修正が発生すれば総期間は長くなる。検証はコストセンターではなく、日程リスクを制御する工程である。

エミュレーション用モデルへ変換するには、検証環境、トランザクター、クロック、メモリ、外部I/Oを整備する必要がある。装置を購入しても、モデル作成とデバッグ方法が標準化されなければ待ち行列が増え、利用率は上がらない。

シリコン完成前にブートローダー、OS、ドライバー、コンパイラ、ファームウェアを動かせれば、ハードウェアとソフトウェアの開発を並列化できる。特にAIチップや車載SoCでは、実モデルや実通信を使った性能・障害検証が製品価値へ直結する。

ただしエミュレーター上の速度、タイミング、アナログ挙動は実機と同一ではない。目的は最終性能を確定することではなく、機能統合、ソフトウェア成熟、長時間シナリオ、再現可能な故障解析を前倒しすることにある。用途を誤ると高価な設備が遅い代替シミュレーターになる。

企業比較では、エミュレーター容量や台数ではなく、予約待ち時間、コンパイル時間、利用率、再利用可能なモデル数、検出したシリコン前不具合、ソフトウェア開始時期を見るべきである。検証基盤は高価なEDAライセンスではなく、テープアウト日程を支える生産設備になっている。