準モノリシック実装は配線密度を上げるほどポケット加工の歩留まりに依存する

Fraunhofer IPMSは2026年5月、APECSパイロットラインのQuasi-Monolithic Integrationを発表し、構造化したシリコンポケットへチップレットをウェハレベルで埋め込む方式を示した。[1]

ダイ間距離を縮め、微細配線で接続できれば、従来パッケージより高い接続密度と低い寄生を狙える。[1]

埋め込みではポケット寸法、深さ、側壁、ダイ厚、配置ずれを揃え、上面を後続配線が可能な状態へ平坦化する必要がある。[1]

一つのダイの高さや位置が外れると、再配線層の断線や短絡へつながる。組立装置とシリコン加工の誤差を同じ制御系で扱う必要がある。[1]

チップレット方式は事前選別した良品ダイを組み合わせられる利点を持つ。しかし埋め込み後の工程で不良が出れば、高価な良品ダイをまとめて失う。[1]

再加工できる工程とできない工程を明確にし、投入ダイ価値に応じて検査点を配置する必要がある。検査追加はサイクル時間とのトレードオフになる。[1]

APECSは欧州で先端パッケージとチップレット技術を試作・検証するパイロットラインとして位置付けられる。[1]

追うべきは配線ピッチ記録より、ポケット加工歩留まり、配置精度、平坦化欠陥、熱サイクル信頼性、再加工率、製品規模での総合歩留まりである。[1]