3D NANDの競争軸は層数から接合へ――CBAが変える原価と歩留まり

この開示が示すのは、層数が多いほど自動的に優れたNANDになるわけではないということだ。積層を増やすと工程時間と形状制御の難度が上がり、周辺回路が占める面積やデータ転送のボトルネックも残る。容量、速度、電力、原価を同時に最適化する必要がある。

工程分離は、異なる世代や最適条件を組み合わせる選択肢を増やす。アレイ側は高アスペクト比加工、CMOS側は回路性能と電力を優先できる。ただし完成品は二つの工程フローへ依存するため、片側の遅延や歩留まり低下が全体出力へ波及する。

完成品歩留まりは、アレイウェハー、CMOSウェハー、接合、切断、後工程の連鎖で決まる。各ウェハーが良品でも接合で失敗すれば二枚分の価値を失うため、接合前のウェハーマップ、欠陥位置の照合、接合後の故障分離が原価管理の中心になる。

NANDの企業比較では、層数やセル当たりビット数だけでなく、ダイ面積、I/O速度、読出しエネルギー、製品別歩留まり、接合能力を追うべきである。高密度化が進んでも、コントローラーやインターフェースが使い切れなければシステム価値は増えない。

CBAはNANDを単一ウェハーの垂直積層から、複数ウェハーを統合するパッケージ的な製造へ近づける。競争優位はエッチング深さだけでなく、二つの製造系を同期し、良品同士を高精度で接合し、短期間で歩留まりを上げる能力へ移る。