AI半導体の良品出荷はテスト時間で決まる――ATEが新しい設備制約になる

AIアクセラレーターは巨大ロジック、HBM、基板、電源、複数の高速リンクを一つの製品として出荷する。各部品が個別に合格しても、組み合わせ後の信号、熱、電源、タイミングで不良が現れるため、最終検査の範囲は広がる。

製品単価とシステム停止損失が大きいほど、初期不良や限界条件の見逃しは高くつく。温度、電圧、周波数、メモリ、リンク、長時間負荷を試すほど故障検出力は上がるが、デバイス当たりの占有時間も増える。

複数デバイスを同時に試験すれば装置当たり出荷量を増やせるが、高電力AIチップでは電源容量、発熱、接触抵抗、高速信号の品質が並列数を制限する。プローブカードやソケットの摩耗も停止時間と誤判定を増やす。

HBMでは多数のチャネルと積層ダイを検査し、ロジックとの統合後にも再確認する必要がある。工程ごとのテストを増やしすぎると重複コストが発生するため、ウェハー、ダイ、パッケージ、システムのどこで何を検出するかを分担しなければならない。

テスト時間を削ると装置能力は増えるが、再試験、返品、故障解析、顧客停止が増えれば総コストは悪化する。逆に全項目を長時間実行すると、低リスク製品にも高価な検査能力を使う。製品ビンと顧客用途に応じた適応的テストが必要になる。