背面電源は2nm時代の本当の分岐点になる

従来はウェハー前面に信号線と電源線を重ねてきた。微細化で配線が細くなると抵抗が増え、電源線が信号配線の場所を占め、電圧降下が性能を制限する。トランジスタが速くても、安定した電力を届けられなければクロックを上げられない。

太い背面電源線をトランジスタへ短く接続できれば、IRドロップを抑え、電源ノイズを減らし、前面の配線混雑を緩和できる。標準セルの利用率を上げ、同じ面積へ多くの論理を置ける可能性もある。

一方、効果は回路に依存する。電力密度の高いAI演算器では価値が大きいが、低消費電力の回路では追加工程の費用を回収しにくい。ノード名が同じでも、背面電源版と非搭載版は別の経済商品として扱うべきだ。

背面から電力を届けるには、ウェハーを薄くし、微細な接続を形成し、前後面を高精度で合わせる必要がある。工程追加は欠陥機会と検査負荷を増やす。初期の歩留まりが不安定なら、設計上の利点はウェハー原価で相殺される。

Intel、TSMC、Samsungは異なる時期と方式で背面電源を進めるが、発表された性能改善率は基準回路、電圧、密度が異なる。数字を横並びにして技術優劣を決めることはできない。

監視すべきは、実製品の周波数・電力・面積、標準セル利用率、電圧降下、熱抵抗、歩留まり、PDK成熟度である。2nm時代の分岐点は、最小寸法の名称ではなく、電力を安定して供給しながら設計を量産へ移せるかにある。