CXL 4.0の128 GT/sで難しくなるのは帯域ではなく障害分離だ
Bundled Portsと強化されたメモリRASから、メモリ拡張の価値がリンク速度からトポロジー運用へ移る条件を分析する。
Data & Capacity Desk
データ編集部
設備投資、生産能力、市場統計、決算数値を継続的に整理し、比較可能なデータとして提示します。
ARTICLES
担当記事
44本の記事を公開しています。
CUDIMMはDDR5を速くする代わりに互換性の責任をモジュールへ移す
クロックドライバを搭載するCUDIMMとCSODIMMから、信号品質、電力、熱、BIOS、部品供給が一体化する条件を分析する。
先端パッケージ向けデジタル露光はマスク代より補正時間が勝負になる
Nikonの次世代デジタル露光装置計画から、1.5µm解像度、パネル処理、設計変更、歪み補正、スループットの経済性を分析する。
EDA売上12.7%増は設計生産性の改善を意味しない
2026年第1四半期の電子設計市場とエージェント型AIの議論から、ツール支出を完成設計へ変える条件を整理する。
インクジェット平坦化はCMPを減らす代わりに形状計測を前工程化する
CanonのAdaptive Planarization Technologyから、必要箇所へ材料を配置する工程が膜厚制御、計測、欠陥、スループットへ与える影響を分析する。
NVMe Computational Programsは計算をSSDへ移すより信頼境界を移す
ホストがプログラムを発見・投入・実行できる仕様から、近傍計算の性能利点とセキュリティ、資源管理、再現性の条件を分析する。
材料市場732億ドルの最高値はウェハ枚数だけでは説明できない
2025年の半導体材料市場を、前工程と後工程、工程数、材料使用強度、認定ロックインの観点から分解する。
シリコンウェハ出荷13%増でも収益回復とは限らない
出荷面積と売上が逆方向へ動いた2025年実績と2026年初の回復から、ウェハ市場を数量だけで読めない理由を整理する。
A14の価値はノード名ではなくNanoFlex Proの選択肢で決まる
TSMCのA14とNanoFlex Proを手掛かりに、標準セル、性能、電力、密度、設計移行のトレードオフをDTCOの観点から分析する。
半導体工場の増産は新棟より既存クリーンルームが速いとは限らない
Intelのアイルランド追加投資を題材に、既存建屋を使うブラウンフィールド増強の利点と、改造、停止、装置配置、認定の制約を考える。
持分を減らしても供給関係は切れない――TSMCとVISが示す支配の分解
TSMCによるVIS株式売却を題材に、資本、取締役、技術ライセンス、外注、能力予約を分けて半導体提携を読む。
III-V RFチップレットは性能競争より実装コストで普及が決まる
高周波性能に優れるIII-V材料を全面採用せず、必要な機能だけを小型チップレット化してSi-CMOSへ統合する経済性を検討する。
イメージセンサー合弁は製造委託ではなく技術境界の再設計である
ソニーとTSMCの非拘束MOUは、画素・積層・ロジック・量産運営をどこで分担するかという統治設計を含む。発表と確定投資を分けて読む。
露光装置を買っても製造拠点は自立しない――インド新工場が示すサービス層
Tata ElectronicsとASMLの提携から、装置搬入の後に必要な技能、部品、プロセス統合、研究基盤を分解する。
メモリ装置投資520億ドルはビット供給520億ドル分ではない
SEMIの300mmメモリ投資見通しを、技術移行、HBMのウェハー消費、立ち上げ、良品出力へ分解する。
MEMS・センサー投資の反発は汎用ファブの回復とは違う
設備投資が再加速しても、MEMSとセンサーは工程、顧客認証、パッケージが製品ごとに異なる。能力増強と買収の意味を、転用可能性から読む。
MRDIMMの帯域競争はDRAMセルよりモジュール内ロジックが制約する
JEDECの新しいデータバッファ規格と次世代MRDIMMロードマップから、サーバーメモリの性能が信号整合性、タイミング制御、モジュール認定へ移る構造を読む。
RISC-Vの自由度を市場へ変えるのはRVA23という制約である
拡張可能なISAが商用ソフトウェア基盤になるには、実装差を残しながらバイナリが依存できる共通機能を固定しなければならない。RVA23の役割を整理する。
X線CMOSは検査装置を「画像」からエネルギー計測へ変える
高速・低ノイズの直接変換積分型センサーが、半導体や電池のX線検査で総エネルギーと光子エネルギーを同時に扱う意味を考える。
量子コンピューターの制約は量子ビット数ではない――Cryo-CMOSが配線と熱を減らす
室温装置から量子ビットごとに同軸線を引く構成は、配線空間と熱流入で拡張できない。低温側へ制御回路を移すCryo-CMOSの経済性を読む。
LPDDR6の本質は速度ではない――細分化されたチャネルがエッジAIを変える
転送速度の上昇だけでは、端末AIの待ち時間と電力は改善しない。LPDDR6が増やす独立サブチャネルと動的電圧制御を、メモリスケジューリングの変化として読む。
300mmアナログ工場の経済性――大口径化は供給力より稼働率で決まる
アナログ・電源半導体でも300mm化が進む。ウェハー当たりのダイ数は増えるが、長寿命で多品種の市場では、能力を埋める製品移管、認証、需要分散が投資回収を左右する。
3D NANDの競争軸は層数から接合へ――CBAが変える原価と歩留まり
ワード線を増やすだけでは、I/O性能と電力効率は伸びにくい。メモリセルとCMOS回路を別ウェハーで最適化して接合するCBAは、NANDを積層数の競争から統合歩留まりの競争へ変える。
AI半導体の良品出荷はテスト時間で決まる――ATEが新しい設備制約になる
巨大ロジック、HBM、先端パッケージを組み合わせるAI半導体では、製造能力があっても検査を通せなければ出荷できない。テスト時間と品質保証の経済性を分解する。
CXL共有メモリの安全性は暗号化だけでは足りない――IDEとデバイス認証
CPUの外へメモリを分離し複数ホストで共有すると、盗聴だけでなく、偽装デバイス、改ざんファームウェア、誤設定、障害範囲が新しい攻撃面になる。
組込みMRAMはフラッシュを置き換えるか――特殊ノードで進む不揮発メモリ再編
MCUやIoT向けSoCでは、ロジック微細化に組込みフラッシュを追随させるコストが高まる。eMRAMは高速・耐久性を持つが、磁性材料の統合、ばらつき、書込み電流、設計IPが採用を決める。
EUVの次のボトルネックはマスク検査――露光装置だけでは解像度を買えない
EUV装置が高性能化しても、マスク欠陥、位相、反射率、ペリクル、計測が追いつかなければ量産は進まない。High-NA時代の供給能力を、露光台数ではなく良品マスクの認証速度から読む。
FeFETは組込みフラッシュの後継になれるか――低電圧とばらつきの取引
強誘電体をゲートへ組み込むFeFETは低電圧・高密度な不揮発メモリ候補だが、保持、耐久性、読出しマージン、製造ばらつきが用途を選ぶ。
ハードウェア・エミュレーションはEDAツールではなく、テープアウト日程を買う設備である
巨大SoCではRTLシミュレーションだけで全システムを検証できない。エミュレーターはソフトウェアを早期に動かし、実ワークロードで不具合を見つけるが、モデル作成、容量、利用率、デバッグ運用が投資回収を決める。
MPWは試作費を下げるが、量産移行リスクは消さない
複数設計でマスクとウェハーを共有するMPWは先端ノードへの入口を広げる。一方、固定日程、面積制限、少数サンプル、パッケージ・テスト準備が量産判断を難しくする。
SRAMが縮まない時代、キャッシュは3D化する――ロジック微細化との分離
最先端ノードへ移ってもSRAMセルが同じ比率で縮まらなければ、キャッシュがダイ面積を支配する。別層・別ダイへ置く設計の経済性と制約を読む。
AI設備投資はスーパーサイクルか、需要の前倒しか
強い需要、長いリードタイム、巨額投資が同時に進むとき、成長と過剰投資は見分けにくい。設備投資の質を判定するための観測軸を整理する。
Arm CSSはカスタムCPUの差別化地点を『コア』から『システム』へ移す
検証済みCPUサブシステムを導入すれば設計期間は短くなる。しかし差別化が消えるのではない。電力管理、メモリ、I/O、アクセラレーター、パッケージ、ソフトウェアへ競争の重心が移る。
ASMLの設置済み装置群は、出荷台数に表れない半導体供給能力である
露光装置の新規出荷だけを見ても、実際のウェハー処理能力は読めない。稼働時間、スループット改善、フィールドアップグレード、部品供給、保守人員が既存工場の能力を継続的に変える。
チップレット市場を開くのは接続規格より『壊れる前に分かる』テスト設計である
異なるダイを接続できても、組み立て後に不良が見つかれば高価な良品ダイまで失う。チップレットの経済性は、既知良品ダイ、標準テストアクセス、故障分離、再利用可能なテスト記述に左右される。
CXL 4.0はメモリを部品から共有資源へ変えるか
サーバーごとに固定されてきたメモリを、ラック全体で配分する構想が現実味を増す。だが帯域の標準化だけでは、利用率は上がらない。
EDAとIPは半導体の見えない工場である
製造装置がなくてもチップは作れないが、設計を検証し、物理実装し、再利用IPを統合するソフトウェアが止まってもテープアウトは止まる。
半導体設備投資は『能力』ではない。売れる良品へ変わるまでの時間差を読む
工場建設や装置搬入は供給能力の必要条件だが、十分条件ではない。プロセス認定、顧客設計、歩留まり、材料、保守、製品ミックスを通過して初めて、投資は市場へ供給できる良品出力になる。
HBMはメモリを『市況品』から共同設計品へ変える
HBMの本質は高単価ではない。製品認証、積層、パッケージ、熱設計、供給契約が結びつき、メモリ企業の競争単位そのものを変えている。
HBM4のロジックベースダイは、メモリ企業をファウンドリー工程へ深く結び付ける
HBM4はインターフェース幅を2048ビットへ広げ、ベースダイの論理機能とプロセス選択を重要にする。競争はDRAMセルの性能だけでなく、ロジック、積層、パッケージ、アクセラレーター設計の同期へ移る。
High-NA EUVは技術必然ではなく、経済選択である
解像度が高い装置を導入すれば勝てるわけではない。露光回数、歩留まり、スループット、マスク、レジスト、設計ルールを合わせた総コストで判断する必要がある。
長期供給契約はメモリサイクルを消さない。リスクの置き場所を変える
Take-or-pay、価格フロア、顧客預託金。メモリ企業の長期契約は収益を安定させる一方、需給変動を別の形で顧客とサプライチェーンへ移す。
RVA23が示すRISC-Vの次の競争は『自由度』ではなく互換性である
拡張可能なISAは多様な実装を生んだ。次の普及段階では、ソフトウェアが期待できる共通機能をどこまで固定し、実装差を残しながら互換市場を作れるかが問われる。
1.5兆ドル市場の中身――成長率より、構成比の断層を見る
半導体市場の急拡大は業界全体の均質な繁栄を意味しない。メモリとAIインフラへの集中が、売上・利益・設備投資の読み方をどう変えるのか。