300mm GaNのコスト優位はウェハ面積より既存工場を使い切れるかで決まる
Infineonの300mm GaN量産計画から、チップ数、装置共用、歩留まり、認定、需要充足がコストパリティへ至る条件を分析する。
Semiconductor Intelligence Desk
ChipSignal編集部
一次資料と企業開示を基点に、半導体産業の構造変化を追跡する編集チームです。確認済み事実と分析を分離し、更新履歴を残します。
ARTICLES
担当記事
40本の記事を公開しています。
300mmシリコンフォトニクス量産で残る制約はウェハではなく光テストと実装だ
STMicroelectronicsのPIC100高量産化から、ウェハ能力、光結合、TSV、ファイバー実装、テスト時間が供給能力を決める構造を分析する。
Arm CSAはチップレット標準を配線からシステム分割へ広げる
Chiplet System ArchitectureとFoundation Chiplet System Architectureから、再利用可能なダイを製品へ統合する際のファームウェア、管理、テスト責任を整理する。
CaliptraはRoot of Trustを共通化しても製品の信頼性までは共通化しない
オープンな仕様、RTL、ROM、ファームウェアをSoCへ統合するCaliptraから、測定、鍵管理、更新、製造プロビジョニングの責任境界を分析する。
1.6Tb Ethernetは速度規格より試験ベクトルの共通化が難しい
IEEE P802.3djの公開資料から、200Gレーン、FEC、光・電気媒体、テストベクトル、相互運用が次世代Ethernetの量産速度を決める理由を整理する。
曲がる電子回路は作れても比較できなければ量産できない――FHE信頼性標準の意味
SEMI FH5の公表を手掛かりに、柔軟・コンフォーマル電子機器を試作品から認定可能な製品へ移すための共通評価軸を整理する。
GaN MicroLED工場はエピウェハ枚数より転写後の画素歩留まりで評価すべきだ
インドで承認されたGaN Mini/MicroLED一貫施設から、エピ、チップ形成、転写、検査、修復、バックプレーン、モジュールの歩留まり連鎖を分析する。
PCIe 8.0の256 GT/sは配線速度より検証範囲を増やす
Draft 0.5で示された256 GT/sと新コネクターを手掛かりに、次世代PCI Expressの量産条件をチャネル、FEC、測定、相互運用から整理する。
耐量子暗号の半導体コストは演算器よりアルゴリズム切替能力にある
NISTのFIPS 203、204、205を基に、鍵・署名サイズ、メモリ、遅延、電力、更新寿命がセキュア半導体設計へ与える影響を整理する。
準モノリシック実装は配線密度を上げるほどポケット加工の歩留まりに依存する
Fraunhofer APECSのQuasi-Monolithic Integrationから、シリコンポケット、チップレット配置、平坦化、既知良品、再加工の量産条件を分析する。
RISC-V Server SoC仕様はISA互換をサーバー互換へ拡張する
Server SoC Specification 1.0から、UEFI、ACPI、管理、RASを含むプラットフォーム契約がソフトウェア移植性を左右する理由を分析する。
8量子ビットを300mmで作れても量産可能とは限らない
imecとDiraqのシリコンMOSスピン量子ビット実証から、CMOS互換製造を量子プロセッサの再現性へつなぐ条件を考える。
UALink 2.0が開いたのは帯域だけではない――マルチベンダー化は管理と検証で決まる
Common、物理層、管理、チップレットを分離した仕様群を手掛かりに、オープンなAIスケールアップ接続を実運用へ移す条件を整理する。
ウェアラブルを医療機器にする壁はセンサー性能ではなく統合と検証にある
消費者向け計測を臨床判断へ移す際に、信号品質、実装、ソフトウェア、規制、運用が同時に制約となる理由を整理する。
2D材料トランジスタは「動いた」から「工場で揃う」へ進めるか
原子層チャネルの研究成果を量産候補へ変えるのは、最高性能ではなく300mm装置での均一性、接触抵抗、汚染管理、回路設計の再現性である。
3D Stacked FETは密度を増やすが工程自由度を減らす
n型とp型トランジスタを上下に積む次世代構造は面積を縮める一方、結晶成長、絶縁、コンタクト、ばらつき、設計・検査を強く結合させる。
先端ノードの競争軸は新番号より「互換派生」へ移る
TSMC A13とIntel 18A-Pは、基準ノードの設計資産を再利用しながら面積、性能、電力、熱を改善する。移行コストを抑える派生ノードの意味を読む。
後工程工場が820拠点あっても相互代替できるとは限らない
SEMIとTechSearch Internationalの2026年版データベースを手掛かりに、拠点数、技術能力、材料、認証、顧客移管の違いを分解する。
SiCの信頼性は「壊れない部品」ではなく共通試験条件から始まる
JEDECの短絡評価とストレス手順の指針を手掛かりに、SiCパワー半導体の比較可能性、保護設計、ミッションプロファイルの責任分界を考える。
UCIe 3.0の本質は64 GT/sではなくチップレット制御面の標準化にある
帯域倍増の見出しに隠れた、初期化、優先通知、緊急停止、再校正、長距離サイドバンドの意味を読み解く。
FD-SOIは古いノードではない――ボディバイアスがエッジAIの余白を作る
先端FinFETより密度で劣っても、FD-SOIは製造後にしきい値を動かせる。負荷、温度、電池残量に応じて性能と漏れを調整できることが、エッジAIの経済価値になる。
ハイブリッドボンディングの歩留まりは接合装置だけで決まらない――パッド配置を設計変数にする
微細なCu-Cu接合では、粒子、位置ずれ、表面粗さ、銅リセスが一つの不良へ収束する。冗長パッドとレイアウト設計を含めて歩留まりを作る必要がある。
PCIe 7.0で帯域は増えるが、届く距離は短くなる――リタイマーと配線電力の経済学
128GT/sのリンクを実装するには、規格対応IPだけでは足りない。基板損失、コネクター、ケーブル、リタイマー、FECが、サーバー配置と電力予算を決める。
銅配線の次はルテニウムか――抵抗率より工程統合が勝敗を決める
微細配線で銅の抵抗が増えると、バリア層の薄いルテニウムが有力になる。だが材料の理論値だけでは、成膜、結晶相、エッチング、CMP、信頼性を量産へ変えられない。
EUVレジストの競争は感度だけではない――ドライプロセスが変える欠陥とスループット
High-NA EUVでは露光量を下げるだけでは量産性を高められない。膜形成、現像、環境安定性、パターン転写を一体で制御するドライレジストの経済性を読む。
GAA量産の難所は選択エッチング――ナノシートを壊さず解放する工程
GAAはトランジスタ構造の名称だけでは量産できない。犠牲SiGe層を均一に除去し、複数ナノシートの寸法と界面を守る選択エッチングの工程窓を考える。
ガラス基板は先端パッケージの次の主役か――配線密度より量産歩留まりを見る
大型化するAIパッケージでは、有機基板の反りや寸法安定性が設計余裕を削る。ガラスは解決策になり得るが、価値は材料特性ではなく、微細加工、接合、検査、供給網を量産で成立させられるかで決まる。
パネルレベルパッケージはウェハーを置き換えるか――面積効率と反りの経済学
円形ウェハーより大きな矩形パネルを使えば多数のパッケージを処理できる。しかし面積効率は、反り、ダイずれ、RDL重ね合わせ、装置標準化を解決して初めて原価へ変わる。
半導体ヘリウムの供給安全保障は備蓄より回収率で決まる
ヘリウムは産地と精製・物流が集中し、代替しにくい用途を持つ。購入量の確保だけでなく、工場内で漏らさず回収・再精製する能力を供給戦略として考える。
シリコンウェハー国産化の条件――工場より長期契約が供給能力を作る
半導体工場を国内に建てても、原料となる300mmシリコンウェハーを海外へ依存すれば供給網は完結しない。新規能力は顧客契約、品質認証、価格規律、段階投資が揃って初めて稼働する。
ウェハースケールAIは巨大ダイではない――冗長性と配線が歩留まりを再定義する
ウェハー全面を一つの計算機として使う設計は、欠陥ゼロを求めるのではなく、欠陥を避けて動くネットワークと冗長資源を製品へ組み込む。
先端パッケージは後工程ではない――System Foundry競争の本体
チップレット、HBM、CoWoS。微細化だけではシステム性能を伸ばせない時代に、パッケージが設計・製造・供給能力を束ねる中核へ移った。
中国の成熟ノード増産は、世界価格をどう変えるか
28nm以上の能力増強は先端競争ほど注目されないが、自動車・産業・家電の利益構造を揺らす。過剰能力と供給安全保障の二面性を考える。
光I/Oはいつ必須になるのか――CPOの省電力と保守性の綱引き
電気配線の限界は明確でも、光をチップへ近づけるほど交換性と熱設計は難しくなる。CPOの普及条件を、帯域ではなく運用経済から考える。
GPU一強は終わるのか――カスタムAI半導体が変える調達の論理
ハイパースケーラーの自社チップはGPUを消すのではない。学習・推論・ネットワーク・ソフトウェアの境界を再設計し、汎用品と専用品の役割を分け直す。
ハイブリッドボンディングの本当の壁は微細ピッチではなく、欠陥を掛け算しない量産系である
接続ピッチを縮めれば帯域密度と電力効率は改善する。しかし接合面の平坦度、清浄度、位置合わせ、既知良品ダイ、検査可能性が揃わなければ、積層するほど完成品歩留まりは悪化する。
2nmと18Aを数字だけで比較してはいけない
ノード名称は物理寸法の共通規格ではない。PPA、密度、歩留まり、設計ルール、量産時期を同じ条件に揃えなければ、技術比較は成立しない。
SiCは不足から稼働率競争へ――技術優位だけでは勝てない
EV向けの構造成長は続いても、200mm化と供給増は価格と稼働率を圧迫する。SiC産業が素材不足の時代から製造経済の時代へ移る。
UCIe 3.0でチップレット市場は本当に開くのか
リンク規格が共通になっても、異なる企業のダイを自由に組み合わせられるとは限らない。オープンなチップレット市場に必要な条件を分解する。
Ultra Ethernetで消えるのは独自規格ではなく、運用の言い訳である
オープンなAIネットワーク規格は部品選択肢を増やす。しかし大規模学習の性能は、輻輳制御、経路設計、テレメトリー、障害復旧を一体運用できるかで決まり、仕様準拠だけでは均質化しない。